工(gong)控(kong)電路板(ban)(ban)是指工(gong)業控(kong)制所專(zhuan)用(yong)的或通用(yong)的電路板(ban)(ban)，一般的工(gong)控(kong)電路板(ban)(ban)底層的電路都(dou)是做好了的，預留(liu)有IO，買了工(gong)控(kong)電路板(ban)(ban)后，在電路板(ban)(ban)上(shang)(shang)預留(liu)的輸(shu)(shu)入輸(shu)(shu)出(chu)口接上(shang)(shang)用(yong)戶自己(ji)的器件，比如電機(ji)，電磁閥，傳(chuan)感器從而完(wan)成自己(ji)想要完(wan)成的功能 。

工控電路板的工作原理如下：

在電路(lu)板(ban)下面(mian)(mian)，是錯落有致的電路(lu)布線;在上面(mian)(mian)，則為棱角分明的各個核心部件：插槽(cao)、芯(xin)片、電阻(zu)、電容(rong)等。

當主機加電時(shi)，電流(liu)會在(zai)瞬間通過CPU、南北橋芯片(pian)、內存(cun)插(cha)槽、AGP插(cha)槽、PCI插(cha)槽、IDE接口以及主板邊緣(yuan)的(de)(de)串口、并(bing)口、PS/2接口等。隨后(hou)，主板會根據(ju)BIOS(基本輸入(ru)輸出系統)來識別硬件，并(bing)進入(ru)操作系統發揮出支撐系統平臺工作的(de)(de)功能。

工控(kong)主板(ban)的(de)(de)(de)特(te)點：將(jiang)(jiang)不同電壓的(de)(de)(de)用(yong)電器連接在(zai)一起(qi)，并(bing)提供相(xiang)應的(de)(de)(de)電源(yuan)(yuan);將(jiang)(jiang)不同功能(neng)的(de)(de)(de)用(yong)電器連接在(zai)一起(qi)，使它們(men)相(xiang)互傳(chuan)遞信息;接收外來數據，并(bing)給其它設備處理;將(jiang)(jiang)內部設備處理的(de)(de)(de)數據集中，并(bing)傳(chuan)遞給外界;平衡(heng)電腦中的(de)(de)(de)數據、能(neng)源(yuan)(yuan)、速度、溫度、電流等。

然而在工控電路板設計過程中，有幾個常見的誤區：

誤區(qu)一(yi)：這板子的PCB設計要求(qiu)不高(gao)，就用細一(yi)點的線，自動(dong)布吧(ba)

解(jie)讀：自動布線必然要占用(yong)更大(da)的(de)PCB面(mian)積，同時產(chan)生比手動布線多(duo)好多(duo)倍的(de)過孔，在批(pi)量很大(da)的(de)產(chan)品中，PCB廠(chang)家(jia)降(jiang)價所(suo)考慮的(de)因素除了(le)商(shang)務因素外，就是線寬和過孔數量，它(ta)們分別影響(xiang)到PCB的(de)成品率和鉆頭的(de)消耗數量，節約了(le)供(gong)應商(shang)的(de)成本，也就給降(jiang)價找到了(le)理由。

誤區(qu)二：這些(xie)(xie)總線信號都用(yong)電(dian)阻拉一(yi)下，感覺放心(xin)些(xie)(xie)。

解(jie)讀：電路設計(ji)的14個(ge)誤區(qu)解(jie)讀：信號需要上下拉的原因(yin)很多，但(dan)也不(bu)是個個都要(yao)拉。上下拉電(dian)阻拉一個單純的(de)輸入信(xin)號，電(dian)流也就幾(ji)十(shi)微安(an)以下，但(dan)拉一個被驅動了的(de)信(xin)號，其(qi)電(dian)流將(jiang)達毫安(an)級，現在的(de)系(xi)統常常是地址(zhi)數據(ju)各32位(wei)，可能還有244/245隔離(li)后的(de)總線(xian)及其(qi)它信(xin)號，都上拉的(de)話，幾(ji)瓦的(de)功耗就耗在這(zhe)些電(dian)阻上了。

誤區三：CPU和FPGA的這些不(bu)用的I/O口怎么(me)處理呢(ni)?先讓它空(kong)著(zhu)吧，以(yi)后再(zai)說。

解讀(du)：不(bu)用(yong)的(de)(de)(de)I/O口如(ru)果懸空的(de)(de)(de)話，受外(wai)界的(de)(de)(de)一點點干擾就可能(neng)成為(wei)反復(fu)振蕩的(de)(de)(de)輸入(ru)信號(hao)了，而(er)MOS器件的(de)(de)(de)功耗(hao)基本(ben)取決于門(men)電(dian)路的(de)(de)(de)翻(fan)轉(zhuan)次數(shu)。如(ru)果把它(ta)上拉的(de)(de)(de)話，每個(ge)引腳也會有微安級的(de)(de)(de)電(dian)流，所以最好的(de)(de)(de)辦法是設成輸出(當然(ran)外(wai)面(mian)不(bu)能(neng)接其它(ta)有驅動的(de)(de)(de)信號(hao))

現象(xiang)四：這款FPGA還剩這么多門用不完，可(ke)盡(jin)情發揮(hui)吧

解讀：FGPA的功(gong)耗與被使用(yong)的觸發器(qi)數(shu)(shu)量及其翻(fan)(fan)轉次數(shu)(shu)成正比，所以(yi)同(tong)(tong)一型號的FPGA在不同(tong)(tong)電路不同(tong)(tong)時刻的功(gong)耗可能(neng)相差100倍(bei)。盡量減少高速翻(fan)(fan)轉的觸發器(qi)數(shu)(shu)量是降低(di)FPGA功(gong)耗的根本方(fang)法。

誤區五：這些小(xiao)芯片的(de)功耗都很(hen)低(di)，不用考慮

解讀：對于內部不太復(fu)雜(za)的(de)芯片(pian)功耗是(shi)(shi)很難確定(ding)的(de)，它(ta)主要由引腳(jiao)上的(de)電(dian)流確定(ding)，一個(ge)ABT16244，沒(mei)有負載(zai)的(de)話耗電(dian)大概不到(dao)(dao)1毫(hao)安(an)，但它(ta)的(de)指標是(shi)(shi)每(mei)個(ge)腳(jiao)可(ke)驅動60毫(hao)安(an)的(de)負載(zai)(如匹配幾十歐姆的(de)電(dian)阻)，即滿負荷的(de)功耗最(zui)大可(ke)達60*16=960mA，當然只(zhi)是(shi)(shi)電(dian)源電(dian)流這么大，熱(re)量都落到(dao)(dao)負載(zai)身上了。

誤區六：存儲(chu)器有這么多(duo)控制信號，我(wo)這塊板子只(zhi)需要(yao)用OE和WE信號就(jiu)可以了(le)，片選(xuan)就(jiu)接地吧，這樣讀(du)操作(zuo)時數據出來得快多(duo)了(le)。

解讀：大(da)部分(fen)存儲器(qi)的功耗在(zai)片(pian)選(xuan)有效(xiao)時(shi)(shi)(不(bu)論OE和WE如何(he))將比片(pian)選(xuan)無效(xiao)時(shi)(shi)大(da)100倍以上(shang)，所以應盡可(ke)能使用CS來控制芯片(pian)，并且在(zai)滿足其它(ta)要(yao)求的情(qing)況下(xia)盡可(ke)能縮短(duan)片(pian)選(xuan)脈(mo)沖(chong)的寬度(du)。

解讀：硬件(jian)只是搭個舞臺，唱戲的(de)卻(que)是軟(ruan)件(jian)，總線上幾乎每一(yi)(yi)個芯片的(de)訪問(wen)、每一(yi)(yi)個信(xin)號(hao)的(de)翻轉差(cha)不多都(dou)由軟(ruan)件(jian)控制(zhi)的(de)，如果軟(ruan)件(jian)能減(jian)少外存(cun)的(de)訪問(wen)次(ci)數(多使(shi)用寄存(cun)器變(bian)量、多使(shi)用內(nei)部CACHE等)、及時響應中斷(duan)(中斷(duan)往(wang)往(wang)是低(di)電平有效(xiao)并帶有上拉電阻(zu))及其它爭(zheng)對(dui)具體單板的(de)特定措(cuo)施都(dou)將(jiang)對(dui)降(jiang)低(di)功耗(hao)作出很(hen)大的(de)貢(gong)獻(xian)。